DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

008572478

Image available

WPI Acc No: 1991-076511/199111 Related WPI Acc No: 1999-067037

XRAM Acc No: C91-032535 XRPX Acc No: N91-059029

Mfg. semiconductor device having high performance - by forming semiconductor layer, effecting crystal growth and heat-treating

NoAbstract Dwg 1/2

Patent Assignee: SEIKO EPSON CORP (SHIH)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3022540 A 19910130 JP 89157126 A 19890620 199111 B

Priority Applications (No Type Date): JP 89157126 A 19890620

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 3022540 A 4

Abstract (Basic): JP 3022540 A

Semiconductor device is made by forming a metal film on a semiconductor substrate by chemical vapour phase epitaxial method, heating is performed by infrared ray irradiation. The metal film is grown while the intensity fo the irradiation is reduced gradually. USE - For reducing the changes in surface temps. of a grown film during growing the film on a semiconductor substrate. Dwg.0/2

Title Terms: MANUFACTURE; SEMICONDUCTOR; DEVICE; HIGH; PERFORMANCE; FORMING; SEMICONDUCTOR; LAYER; EFFECT; CRYSTAL; GROWTH; HEAT; TREAT;

NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

訂正有り

19日本国特許庁(JP)

① 特許出願公開

⑫ 公開 特 許 公報(A) 平3-22540

®Int.Cl.5

識別記号

庁内整理番号

❷公開 平成3年(1991)1月30日

H 01 L 21/336 21/20 29/784

7739-5F

9056-5F H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 4 (全 6 頁)

ᡚ発明の名称 半導

半導体装置の製造方法

②特 顧 平1-157128

❷出 頭 平1(1989)6月20日

@発明者 岡

秀 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出頭人

セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

1

H 2

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

1)

- (a) 絶縁性非晶質材料上にシリコンを主体とする半導体層を形成する工程、
- (b) 該半導体層を熱処理等により結晶成長させ る工程、
- (c) 該工程(b) より高い所定の熱処理温度で 該半導体層を処理する工程を少なくとも有することを特徴とする半導体装置の製造方法。
- 2) 前記各工程の無処理温度が700℃~1200℃であることを特徴とする請求項1記載の半導体装置の製造方法。
- 3) ゲート絶縁腹を形成する工程を有し、該ゲート絶縁腹を形成する工程の最高温度が前記工程 (c) の熱処理温度よりも低いことを特徴とする

請求項1または請求項2記載の半導体装置の製造 方法。

4) 前記工程 (c) の熱処理をエキシマレーザで 行ったことを特徴とする請求項1、請求項2また は請求項3記載の半導体装置の製造方法。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に係わり、特に、絶縁性非晶質材料上に半導体第子を形成する製造方法に関する。

[従来の技術]

ガラス、石英等の絶縁性非晶質基板や、Si O。等の絶縁性非晶質層上に、高性能な半導体素 子を形成する試みが成されている。

近年、大選で高解像度の液晶表示パネルや、高速で高解像度の密着型イメージセンサや三次元 I C 等へのニーズが高まるにつれて、上述のような絶縁性非晶質材料上の高性能な半導体素子の実現が待望されている。

絶縁性非晶質材料上に薄頭トランジスタ(TFT)を形成する場合を例にとると、(1)プラズマCVD法等で形成した非晶質シリコンを素子材としたTFT、(2)CVD法等で形成した多結晶シリコンを素子材としたTFT等が検討されている。

ところが、これらのTFTのうち非晶質シリコンもしくは多結晶シリコンを素子材としたTFTは、単結晶シリコンを素子材とした場合に比べてTFTの電界効果移動度が大幅に低く(非晶質シリコンTFT<1cm * /V・sec、多結晶シリコンTFT~10cm * /V・sec)、高性能なTFTの実現は困難であった。

一方、レーザビーム等による溶融再結晶化法は、未だに十分に完成した技術とは言えず、また、液晶要示パネルの様に、大面積に素子を形成する必要がある場合には技術的困難が特に大きい。

[発明が解決しようとする課題]

3

る工程、

- (c) 工程(b) より高い所定の熱処理温度で該 半導体層を処理する工程を少なくとも有すること を特徴とする。
- 2) 前記各工程の熱処理温度が700℃~1200℃であることを特徴とする。
- 3) ゲート絶縁膜を形成する工程を有し、該ゲート絶縁膜を形成する工程の最高温度が前記工程 (c) の熱処理温度よりも低いことを特徴とす
- 4) 前記工程 (c) の熱処理をエキシマレーザで 行ったことを特徴とする。

(実施例)

第1図は、本発明の実施例における半導体装置の製造工程図の一例である。尚、第1図では半導体素子として薄膜トランジスタ(TFT)を形成する場合を例としている。

第1図において、(a)は、ガラス、石英等の 絶縁性非晶質基板、もしくはSiO。等の絶縁性 非晶質材料層等の絶縁性非晶質材料101上にシ

5

そこで、絶縁性非晶質材料上に高性能な半導体 業子を形成する簡便かつ実用的な方法として、大 粒径の多結晶シリコンを固相成長させる方法が注 目され、研究が進められている。 (Thin Solid Films 100 (1988) p.227, JJAP Vol.25 No.2 (1986) p.L121)

しかし、従来の技術では、多結晶シリコンを C V D 法で形成し、 S i * をイオンインプラして 該 多結晶シリコンを非晶質化した後、 6 0 0 ℃程度 の熱処理を 1 0 0 時間近く行っていた。 そのため、高価なイオン注入装置を必要としたほか、熱 処理時間も極めて長いという欠点があった。

そこで、本発明の目的はより簡便かつ実用的な方法で、大粒径で結晶化率が高い多結晶シリコンを形成する製造方法を提供するものである。

[霹題を解決するための手段]

本発明の半導体装置の製造方法は、

- 1) (a) 絶縁性非晶質材料上にシリコンを主体 とする半導体層を形成する工程と、
- (b) 該半導体層を熱処理等により結晶成長させ

4

リコン暦102を形成する工程である。成膜条件の一例としては、LPCVD法で500℃~56 0℃程度で膜厚100人~2000人程度のシリコン旗を形成する等の方法がある。ただし、成膜、方法はこれに限定されるものではない。

- (b) は、該シリコン暦102を熱処理等により 結晶成長させる工程である。熱処理条件は、工程 (a) のシリコン層の成膜方法によってその最適 条件が異なるが、550℃~650℃程度で2~ 30時間程度窒素もしくはAr等の不活性ガス雰 囲気中で熱処理することで多結晶シリコン層10 3が形成される。
- (c) は、工程(b) より高い所定の熱処理での熱処理する工程でである。熱処理温度としては、700℃~1200℃程度の間に最適値が存在する。但し、基板としてガラスを用いた場合は、上述のような高温にさらすことはできないため、エキシマレーザ等の短波長光を照射することで半導体の表面層近傍のみを上述の温度まで昇温させ、半導体層と基板界面

近傍は600℃程度以下になるように、照射強度及び照射時間を最適化することが重要である。一例としては、XeClエキシマレーザ(波長308nm)を用い、照射強度0.1~1.0J/cm²程度で1~10パルス(1パルス数十ns)照射する等の条件が上述の条件を満たす。尚、レーザを照射した際、半導体層と基板の界が、半導体層の結晶性が良好となり好ましい。特に、接表面層は最近であるため、半切りには、トランジスタ特性の向上につながる。

(d)は、ゲート絶縁度104を形成する工程である。ゲート絶縁膜の形成方法としては、熱酸化法で900℃~1200℃程度の高温で形成する方法(高温プロセス)と、CVD法、ブラズマCVD法、光CVD法、スパッタ法等で650℃程度以下の低温で形成する方法(低温プロセス)がある。当然のことながら、基板としてガラスを用いた場合は、低温プロセスを採用しなければなら

7

本発明は、550℃~650℃程度の低温で固相成長させた後で、それよりも高い温度で熱処理する点が重要である。その理由を以下に述べる。

工程(b)で固相成長法で結晶成長させた多結 晶シリコン層103の結晶化率は必ずしも高くな い。特に、LPCVD法で500℃~560℃程 度の比較的低温で形成したシリコン膜(非晶質シ リコン、若しくは非晶質相中に微少な結晶領域が 存在する微箱晶シリコンになっている。)を熱処 理で固相成長させた場合は、その結晶化率は、 50%~70%程度と低い。そこで、工程(c) で工程(6)より高い温度で熟処理することで、 該多結晶シリコン層の未結晶化領域を結晶化させ る工程を設けることが重要となる。その結果、結 晶化率を99%以上に高めることができる。特 に、ゲート絶録膜を伸述の低温プロセスで形成す る場合には、熱酸化のような高温の熱処理が後工 程で加わらないため、本発明に基づく熱処理を行 い結晶化率を高めることが、重要である。

熱処理方法としては、アニール炉で窒素若しく

ない。

(e)は、半導体素子を形成する工程である。 尚、第1図(e)では、半導体素子としてTFT を形成する場合を例としている。図において、1 0.4 はゲート絶縁膜、105 はゲート電極、10 6はソース・ドレイン領域、107は層間絶縁 膜、108はコンタクト穴、109は配線を示 す。TFT形成法の一例としては、ゲート電極を 形成後、ソース・ドレイン領域をイオン注入法、 熱拡散法、プラズマドーピング法、イオンシャワ ードーピング法等で形成し、層間絶縁膜をCVD 法、スパッタ法、プラズマCVD法等で形成す る。さらに、該層間絶縁膜にコンタクト穴を開 け、配線を形成することでTFTが形成される。 基板としてガラスを用いた場合のソース・ドレイ ン領域の形成方法は、イオン注入法でB、P等の 不純物を打ち込んだ後、600℃程度の低温で数 時間~数十時間熱処理することで不純物の活性化 を行う方法の他、イオンシャワードーピング法、 ブラズマドーピング法等が有効である。

8

はAr等の不活性ガス。雰囲気中で、例えば850 でならば1時間程度、1000でならば10~ 20分程度熱処理する方法の他に、ハロゲンラン ブ・アークランプ・赤外線ランプ・キセノンラン ブ・水銀ランプ等を用いたランプアニール、エキ シマレーザ・Arレーザ・He-Neレーザ等を 用いたレーザアニール等の方法もある。中でも、 エキシマレーザを用いたレーザアニールは、半導 体層の表面付近のみを加熱できるため、基板とし て安価なガラス基板を用いた場合でも用いること ができる。その場合、少なくとも半導体層の表面 から数百人の間の結晶化率を99%以上にするこ とができる。その結果、ゲート絶縁腹を前述の低 温ブロセスで形成し、ソース・ドレイン領域も 600℃程度以下の低温プロセス(例えば、イオ ン注入法でB、P等の不純物を打ち込んだ後、 600℃程度の熱処理を数時間~数十時間行い活 性化する等の方法)で形成すれば、ガラス基板上 に高性能な半導体素子を形成することができ、そ の効果は癌めて大きい。尚、550℃~650℃

程度で固相成長させた後でレーザアニールした場合と、固相成長をさせずに as - depoの膜をレーザアニールした場合とでは、固相成長させた膜の方が結晶粒径が大きく(1μm以上)、結晶化率も高い(レーザアニールのみでは基板近傍の半導体層の結晶化率が特に思い。)という大きな効果がある。

1 1

品シリコンもしくは多結晶シリコン等を完全もしくは一部を非晶質化する等の方法で形成した場合にも有効である。中でも特に、as-depoの膜の非晶質相の割合が高く、多結晶核発生密度の低い(即ち、固相成長法で大粒径の多結晶シリコンを形成し易い)膜ほど、本発明はその効果が大きい。

本発明に基づく半導体装置の製造方法を用い、低温プロセスで形成した多結晶シリコンTFT(Nチャンネル)の電界効果移動度は、150~200m²/V・sec程度であり熱酸化法で形成したTFTとほぼ同等の特性が得られた。

又、本発明は前述の通り低温プロセスに用いた場合、その効果が最も大きいが、高温プロセスに用いた場合も有効である。即ち、未結晶化領域の多結晶シリコンを熱酸化すると、結晶領域に比べて酸化速度が大きい未結晶化領域が先に酸化される。その結果、結晶粒界に沿って酸化膜が形成され、移動度が低下するという現象を生ずることがあった。しかし、本発明のアニール方法を用

D法で580℃~610℃程度の高温で形成した 膜では得られない値であった。

これは現在のところ以下に述べる理由によると 考えられる。(1)低温で形成した膜の方は、非 **品質シリコンもしくは非晶質相中に微少な結晶領** 域が存在する微結晶シリコンになっている。 従っ て、高温で形成した順と比べて、固相成長時の多 結晶核発生密度が低く、大粒径の多結晶シリコン を固相成長によって形成できる。(2)ただし、 **低温で形成した膜は、 固相成長後の非晶質相の割** 合が多く、結晶化率を高める為に高温の熱処理が 必要である。と考えられる。従って、本発明はC VD法で形成した膜に限らず、蒸着法、ブラズマ CVD法、EB蒸着法、MBE法、スパック法、 CVD法等で非贔屓シリコンもしくは微結晶シリ コンを成膜した場合や、微結晶シリコンもしくは 多結晶シリコン等をプラズマCVD法、CVD 法、蒸着法、EB蒸着法、MBE法、スパッタ法 等で形成後、Si、Ar、B、P、He、Ne、 Kェ、H等の元素をイオン打ち込みして、蘇微結

1 2

いると、熟酸化前の結晶化率を十分高め、 前述の 結晶粒界部に沿った酸化を抑えることができるた め、その効果は極めて大きい。

さらに、前記TFT製造工程に水素ガスもしくはアンモニアガスを少なくとも含む気体のプラズマ雰囲気に半導体素子をさらす工程等を設け、前記TFTを水素化すると、結晶粒界に存在する欠陥密度が低減され、前記電界効果移動度はさらに向上する。

また、チャンは領域に不純物をドーピングも極い、チャンは領域に入を制御した手段は低い、有効では、Nチャンカンシスタをはあり、アプレッションがエントを水ができる。そこの質のがよりでは、チャンネルに10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 **~10 *

極を形成する前に、イオン注入法等でB(ボロン)等の不純物を10"~10""/cm" 程度のドーズ量で打ち込む等の方法がある。特に、ドーズ量が前述の値程度であれば、Pチャンネルトランジスタ、Nチャンネルトランジスタ共オフ電流が最小になるように、Vthを制御することができる。従って、CMOS型のTFT素子を形成する場合においてもPch、Nchを選択的にチャンネルドーブせずに、全面を同一の工程でチャンネルドーブすることもできる。

尚、本発明は、第1図の実施例に示したTFT 以外にも、絶縁ゲート型半導体素子全般に応用できるほか、バイポーラトランジスタ、静電誘導型トランジスタ、太陽電池・光センサをはじめとする光電変換素子等の半導体素子を多結晶半導体を素子材として形成する場合にきわめて有効な製造方法となる。

【発明の効果】

以上述べたように、本発明によればより簡便な 製造プロセスで大粒径で結晶化率の高い多結晶シ

15

103・・・多結晶シリコン層

104・・・ゲート絶縁膜

105・・・ゲート電極

106・・・ソース・ドレイン領域

107・・・層間絶縁膜

108・・・コンタクト穴

109 · · · 配繳

以上

出額人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 暮三郎 (他1名) リコン膜を形成することが出来る。その結果、絶 緑性非晶質材料上に高性能な半導体素子を形成す ることが可能となり、大型で高解像度の被晶表示 パネルや高速で高解 度の密着型イメージセンサ や三次元IC等を容易に形成できるようになっ

また、本発明は、第1図の実施例に示したTPT以外にも、絶縁ゲート型半導体素子全般に応用できるほか、バイボーラトランジスタ、静電誘導型トランジスタ、太陽電池・光センサをはじめとする光電変換案子等の半導体素子を多結晶半導体を素子材として形成する場合にきわめて有効な製造方法となる。


4. 図面の簡単な説明

第1図(a)~(d)は本発明の実施例における半導体装置の製造工程図である。

101 · · · 絶録性非晶質材料

102・・・シリコン層

1 6



第 1 図